专访全球顶尖芯片学者、IEEE会士Andrew B. Kahng：“韬（τ）定律”是对传统半导体路线的挑战，需要弥合的差距小于外界想象

每经记者｜岳楚鹏    每经编辑｜兰素英    

过去60余年，全球半导体的发展大致遵循着英特尔联合创始人戈登·摩尔提出的“摩尔定律”：集成电路上可容纳的晶体管数量会以大约18至24个月翻一番的速度增长。

然而，随着先进制程逼近物理和成本极限，“摩尔定律”的发展空间正在收窄，产业界也开始寻找后摩尔时代的新方向。

在5月25日的IEEE国际电路与系统研讨会（ISCAS 2026）上，华为公司董事、半导体业务部总裁何庭波正式发布“韬（τ）定律”（Tau  Scaling Law），旨在跳出缩小晶体管的传统路线，预计到2031年，基于“韬（τ）定律”的高端芯片晶体管密度将达到1.4纳米制程的同等水平。 

何庭波视频演讲 图片来源：演讲视频截图

6月1日，全球芯片设计自动化和半导体技术路线图领域的重要学者Andrew B. Kahng接受《每日经济新闻》记者专访，对“韬（τ）定律”的真实价值与前景进行了解读。 

他认为，“韬（τ）定律”是对传统路线的一种挑战。半导体技术演进的最终目标，是在应用市场中创造具有竞争力的系统产品价值，而系统产品价值并不限于光刻技术本身。

Andrew B. Kahng现为加州大学圣地亚哥分校计算机科学与工程、电气与计算机工程双聘杰出教授，也是国际计算机学会（ACM）和国际电气与电子工程师协会（IEEE）会士，2019年获得“韩国诺贝尔奖”韩国湖岩工程奖。 

Andrew B. Kahng 图片来源：加州大学圣地亚哥分校官网

NBD：请问应如何理解华为提出的“韬（τ）定律”？

Andrew B. Kahng：在我看来，华为提出的“韬（τ）定律”首先可以被理解为一种面向全球半导体生态系统的公开表态：它既体现出华为继续推进半导体技术演进的决心和信心，也构成了对传统路线的一种挑战。

“韬（τ）定律”的核心目标只有一个，就是打造在应用市场中具有竞争力的系统产品价值。要实现这一目标，不能只依靠某一个技术环节，而需要从系统到技术的全栈协同优化与协同推进。系统产品价值不是仅来自于光刻技术，还包括软件、封装、芯片设计、产业生态以及工程能力等多个方面。

NBD：如果芯片进步不再主要依靠缩小晶体管尺寸，现代芯片下一步优化的方向是什么呢？

Andrew B. Kahng：从根本上说，真正需要作为优化目标并持续提升的是系统价值。

不过，价值这一概念本身包含商业和经济层面的考量，相比单纯的技术指标要更加复杂，也更难被精确衡量。从历史上看，半导体产业往往借助一系列技术指标来大致反映经济价值的提升，例如密度。在整个“摩尔定律”时代，这些代理指标也在不断演进，不仅包括晶体管沟道长度、栅极间距，也包括金属互连间距、能效、电路速度、成本等多个维度。（注：在半导体领域，缩放指的是通过优化设计、工艺或系统手段，使芯片在性能、功耗、面积和成本等方面持续提升的过程。）

类似地，“韬（τ）定律”或许也可以被理解为一种元定律，它是一个新提出的概念，旨在反映半导体产业对于持续提升系统价值的根本需求。

图片来源：何庭波演讲视频截图

需要指出的是，“摩尔定律”与几何缩放之间的简单绑定，实际上很早以前就已经突破。二十多年前，等效缩放和基于设计的缩放就已经被纳入半导体产业路线图。

与此同时，“超越摩尔”（More Than Moore）这一概念已经存在约二十年。该理念从系统和应用需求出发，而不是单纯关注晶体管尺寸。早在约四分之一个世纪前，半导体产业路线图中就已经加入了“系统驱动因素”（System Drivers）相关内容。

还应注意的是，当前半导体产业路线图已经预计，最迟到2036年，3D多层技术节点将成为产业发展的重要方向。此后，3D集成将成为延续芯片缩放进程的必要组成部分。

华为自2019年以来便已在紧迫探索如何通过3D集成继续实现缩放，这一行动很可能早于许多其他公司将该问题视为关乎生存的战略挑战。至于这种提前布局最终会带来怎样的结果，目前仍有待观察。

NBD：从电子设计自动化（EDA，指利用计算机辅助设计软件来完成超大规模集成电路芯片的功能设计、综合、验证、物理设计等流程的设计方式）和物理设计角度看，缩短信号路径、优化布局、改进互连，以及推动设计与技术协同优化，对于后摩尔时代继续提升芯片性能有多重要？

Andrew B. Kahng：这些都是持续提升系统价值的关键因素。更小、更快、更节能的芯片，意味着能够以更低成本提供更高价值。在传统“摩尔定律”带来的“顺风”逐渐减弱后，EDA和物理设计中的这些基本目标将变得更加重要。

在我看来，EDA和芯片落地环节仍然存在巨大提升空间。过去在依靠“摩尔定律”向前推进的过程中，两个完整技术节点的潜在价值尚未被充分挖掘。未来，重新获取这些价值的机会将分布在设计工具、设计方法学、优化技术等多个方面，并且会与机器学习和智能体式AI深度结合。

我经常用“摩尔定律”可以理解为‘每周带来百分之一的改进’”来说明产业过去的进步速度。随着技术提升放缓，最后的缩放杠杆将不可避免地来自质量、周期和成本的改善，而这些改善主要依赖设计和EDA。同时，机器学习和AI也将在其中发挥越来越大的作用。

NBD：随着传统光刻技术进步变得越来越困难、成本越来越高，系统级设计、先进封装、3D集成以及软硬件协同优化，在延续半导体性能和能效提升方面能够发挥多大作用？

Andrew B. Kahng：上述方向本身就是“超越摩尔”框架下必须发挥作用的关键杠杆，它们必须帮助半导体产业继续提升系统和产品价值。

我对此持乐观态度。我认为，这些技术路径以及其他相关手段，将在未来多年继续延展半导体缩放及其带来的技术红利。其原因在于，人类社会在能源、健康、气候、基础设施、可持续发展和科学发现等方面面临的需求极其迫切且规模庞大，我们不能让半导体技术的发展停滞下来。

NBD：华为预计，基于“韬（τ）定律”，到2031年将设计出等效于晶体管密度达到1.4纳米制程的高端芯片。从设计和实现角度看，应该如何理解“等效于1.4纳米”？ 

Andrew B. Kahng：2031年距离现在只有5年时间，因此可以推测，华为至少已经掌握了一条能够支撑这一说法的验证路径。

还需要注意的是，先进制程前沿的功耗、性能和面积指标从约5纳米推进到3纳米、2纳米和1.4纳米时，其改善幅度已经放缓。这意味着，“韬（τ）定律”需要弥合的差距可能小于外界直观想象。

在我看来，“等效于1.4纳米”更可能意味着一套基准测试标准。这些标准既能够体现“韬（τ）定律”的关键优势，同时暴露现在先进芯片在某些方面的局限，例如SRAM（静态随机存取存储器芯片）密度缩放不足，仍须嵌入纯二维平面布局，或者受限于同质化芯片架构。

这类对比指标可能围绕更低的功耗包络（power envelope）、更高的存储容量和带宽、单位封装面积的等效晶体管数量，以及同等功耗下的系统级吞吐量来设定，适用场景可能包括移动处理、边缘计算或AI加速器。

话虽如此，“等效于1.4纳米”很可能并不是指在版图密度、最高频率、制造良率、封装系统成本以及其他诸多指标上都达到1.4纳米水平。

我认为，上述指标都可以被量化和测量。如果相关标准能够被提前、清晰地提出，并在之后接受验证，那么“等效于1.4纳米”的说法将更有说服力。此外，“韬（τ）定律”的某些维度，可能具备更短的研发周期，更低的资本开支需求和更小的技术风险。这也会使这一说法具备一定的内在稳健性。 

NBD：如果“韬（τ）定律”或类似路径取得成功，将对AI芯片、数据中心计算、芯片设计自动化，以及整个后摩尔时代转型产生哪些积极影响？

Andrew B. Kahng：只要能够继续推动基于半导体的系统价值提升，本身就具有积极影响。

这一概念的价值还在于，它提醒整个产业生态，系统价值是一个共同目标，要实现这一目标，多个技术领域必须协同合作，才能真正实现一种关于价值缩放的“元定律”。

此外，如果这一讨论能够邀请产业界再次思考指标、基准测试和技术路线图，即行业可以如何衡量和改进，并做得更好，而不是仅仅依靠过去经验“看后视镜开车”，这同样将产生积极影响。

封面图片来源：每经媒资库